|
CPU 내부와 외부의 처리에 큰 오차가 발생하였습니다. CPU가 아무리 고속으로 처리를 하더라도 외부 장치의 처리 속도에 의존하기 때문에 비효율적인 것입니다. 따라서 RISC 아키텍처는 이를 개선한 특징을 갖고 있습니다.
첫 번째로 Load/Store
|
|
|
CPU에 보내지는 작업의 흐름을 더욱더 빨리 처리할 수 있게 한다. 다중분기 예측 알고리즘은 프로세서가 명령어 흐름에 있어서 하나의 명령어를 가져와 처리하는 동안 프로그램에서 향후 실행될 명령어를 찾게 되는 것이다. 이 기능은 90퍼센
|
|
|
CPU block-diagram
5. 명령어 list (각 명령어 별 bit-format 포함)
연산필드1
연산필드2
분기필드
주소필드(ADF)
3bit
3bit
2bit
8bit
<마이크로명령어 형식>
코드
마이크로-연산
기호
000
None
NOP
001
MAR<-PC
PCTAR
010
MAR<-IR(addr)
IRTAR
011
AC<-AC+MBR
ADD
100
MBR<-
|
|
|
CPU만 개발을 끝낼 수 있었다. 그 해에는 오일 쇼크가 있었고 시장이 불황으로 빠져들었다. 이듬해에야 발매를 시작한 모토로라는 출하량이 적어 상대적으로 칩 가격을 높게 부를 수밖에 없었다. 모토로라에게는 불운이었다. 몇 년 후 IBM PC가
|
|
|
CPU 클럭속도 400 - 450Mhz가 있다.
캐시 속도가 2배 향상되었다. (풀 스피드)
현재 XEON이라는 상품명으로 출시 중이다.
카트마이
펜티엄 데슈츠 core에 KNI(MMX2)라고 하는 고도의 3D 처리나 그 밖의 멀티 미디어용 추가 인스트럭션이 탑재 될 것이다.
|
|
|
CPU만 갈아끼워서 이 시리즈를 사용할 수 있었다. 단지 이 시리즈가 묻힌 이유는, "딱 6달 후에 코어2 시리즈가 출시된 것"이다. 덕택에 데스크톱 시장에선 아예 출시되지 않았고, 모바일제품도 시장에 정착하기도 전에 퇴출되며 저가형으로나
|
|
|
CPU 설계조건
≪ 그 림 ≫
- Data path 와 마이크로프로그램 컨트롤러로 나누어 설계.
- RAM은 16비트의 512개 워드로 구성, 1인스트럭션에 1워드 사용(메모리 내부의 레지스터를 사용하지 말 것)
- ROM은 28비트의 128워드로 구성
- 다수사이클
|
|
|
|
CPU_Scheduling_Program_Final.docx
1. Requirement
(1) Program Input Data
- 프로그램의 입력 데이터는 type, process_id, priority, computing_time의 4개 필드로 구성된다.
-type: 0은 프로세스의 생성을 나타내며, process-id, priority, computing_time을 입력 받게된다.
-type: 1
|
|
|
(Client)의 속성
2. 클라이언트-서버 간 관계
3. 서버와 클라이언트로 분류할 때의 가장 중요한 차이점(기준점)
Ⅲ. 중앙처리장치(CPU)의 세 가지 핵심 모듈
1. ALU(Arithmetic / Logic Unit)
2. Register
3. Control Unit
Ⅳ. 결 론
[참고 자료]
|
|
|
|
학습이 부족하여 Single Path 방식으로 변경하였다. 1. CPU 소개
(1) CPU & Memory
(2) 명령어 SET
(3) 해밍코드
(4) 역할분담
(5) TOOL
2. FlowChart
3. Source Code
(1) Hamming_code
(2) CPU code
4. Test
(1) R타입
(2) I타입
(3) J타입
(4) Hamming Code
5. Result
|
|
메뉴펼치기
